Gate Array   게이트 어레이

(2023-12-14)

1. 게이트 어레이 (Gate Array)

  ㅇ 게이트들로 구성된 기본 셀을 구조화시켜, 
     - 웨이퍼 상에 이들을 격자 모양으로 나란히 세워 준비하여두고,
     - 주문자 설계 회로에 따라, 
     - 배선(결선)을 할 수 있도록 한 ASIC 소자를 말함

  ㅇ 결국, 원하는 논리함수를, 
     - 기구조화된 게이트들의 상호 연결로 만들 수 있도록 함

  ㅇ 따라서, 마지막 배선 공정에 주문자 설계 회로를 반영함에 따라,
     - 일부 주문형 집적회로의 일종으로 볼 수 있음

  ㅇ (설계 이전) 레이아웃 구조의 제작
     - 매크로 셀(기본 셀)인 NAND,NOR 등 기본 게이트 또는 표준 논리 소자들을,
     - 규칙적인 열로 구조화시켜 배열시킨, 레이아웃 구조를 원판 형태로 제조해 둠

  ㅇ (설계 구현) 
     - 미리 준비된 원판에, 설계 내용에 따라, 주문형 마스크프로그램하여,
       배선 만 연결시켜, 원하는 기능의 을 구현

  ㅇ 장점 : 개발비 저렴, 개발 기간 짧음 등
  ㅇ 단점 : 설계 상 제약 큼, 미사용 트랜지스터 존재,  면적 낭비 등

프로그램 가능 IC
   1. ASIC   2. PLD   3. FPGA   4. 게이트 어레이  


Copyrightⓒ written by 차재복 (Cha Jae Bok)               기술용어해설 후원
"본 웹사이트 내 모든 저작물은 원출처를 밝히는 한 자유롭게 사용(상업화포함) 가능합니다"